在此次2026年ISSCC國際固態電路會議 (International Solid-State Circuits Conference)上，聯發科執行長蔡力行於主題演講深入探討半導體產業如何應對當前日益激增的AI運算需求。
蔡力行在演講中直言，雖然AI經濟帶動了龐大的產值，但「能源」已經成為至今推動創新最大的限制，資料中心的巨大耗能甚至讓產業面臨撞上「能源牆」的危機。不過，危機往往也是轉機，能源瓶頸正同時扮演著推動半導體技術突破的催化劑。
針對產業如何應對AI運算的爆發性成長，蔡力行將目光從單一晶片拉高至「資料中心機架」 (Rack)層級，強調未來的核心指標必須緊緊圍繞在「每瓦效能」 (Performance per Watt)與「每單位整體擁有成本效能」 (Performance per TCO)。
為此，聯發科研判未來半導體產業必須仰賴以下幾項能效創新與關鍵驅動力：
• 能效創新：DTCO、供電技術與運算架構
在單純依賴摩爾定律縮小電晶體已不足以應付需求的當下，蔡力行指出DTCO (設計技術協同優化)的進步極為重要，透過晶片設計與製程技術的緊密合作，甚至能為業界帶來相當於半個製程節點的效能優勢。此外，供電技術 (Power Delivery)的持續改善 (例如降低工作電壓)，以及跨領域借重數學家參與的運算架構創新，都是持續推動整體運算效率提升的基石。
• 關鍵驅動力：記憶體與先進封裝技術
而在延續算力成長的關鍵上，記憶體與先進封裝技術的突破將成為引領下一波進展的核心動能。蔡力行點出，目前記憶體已佔據AI加速器 (XPU)高達50%的硬體物料 (BOM)成本，為了滿足龐大模型訓練與推論的嚴苛要求，不僅需要更大的頻寬與容量，未來如運算在記憶體內 (Compute-in-Memory)等新架構也將扮演重要角色。
同時，先進封裝技術的尺寸將持續倍數放大，預計在未來幾年內挑戰10000至20000平方公厘 (mm²)的驚人規模。而藉由3D堆疊技術以及更佳的散熱與供電管理，才能有效支撐極度密集的運算需求。
分析觀點
筆者認為，蔡力行在演講最後向全球半導體業界發出的「十年挑戰」——期望透過架構、記憶體與封裝的革新，實現高達100倍的每瓦效能提升，不僅點出了算力發展的現實考驗，更明確勾勒了未來半導體產業的戰場。
在AI無所不在的時代，單純拼湊運算核心已無法滿足市場，唯有從運算晶片、記憶體、高速互連 (Interconnect)到先進封裝技術進行全面性的異質高度整合，才能讓AI算力真正以低成本、低功耗且高效率的方式，普及於你我的生活之中。
