Tag: MCM

蘋果在今年春季發表會上揭曉M1 Ultra處理器，並且應用在新推出的Mac Studio，標榜運算效能相比採用Intel Xeon處理器的Mac Pro有更高表現，同時電功耗也更低。而藉由UltraFusion設計，直接將兩組M1 Max「組合」，更使M1 Ultra實現更龐大運算效能與記憶體取用資源。 ▲M1 Ultra實現更龐大運算效能與記憶體取用資源 用簡單、直覺且暴力大幅提高處理器效能 原本市場猜測蘋果會延續M1至M1 Pro、M1 Max的作法，讓後續處理器應用在需要更高運算效能的Mac機種，而蘋果則是用相當簡單、直覺且暴力的方式，透過UltraFusion設計讓兩組M1 Max「組合」在一起，藉此形成更高運算效能，同時也能使用更高記憶體容量的M1 Ultra，而非設法在有限的空間內塞入更多運算核心，並且煩惱散熱問題。 而UltraFusion的設計，顯然採用台積電新一代CoWoS Chiplet技術，透過矽中介層 (Silicon Interposer)與微型凸塊 (Micro-Bump)，將兩組M1 Max彼此連接，並且讓可對應記憶體容量增加至128GB，並且對應800GB/s的記憶體傳輸頻寬，同時總計形成1140億組電晶體、20組CPU核心 (包含16組效能核心與4組高效能核心)，以及總計64組GPU核心，另外也配置32組核心架構的神經引擎。 ▲藉由UltraFusion設計「組合」，讓兩組M1 Max能共用記憶體容量、資料傳輸頻寬，同時也能直接地增加整體CPU、GPU核心數量 M1 Ultra原生支援Thunderbolt 4連接功能，本身同樣是以台積電5nm製程打造，GPU顯示效能將是M1處理器的8倍，神經引擎則可對應每秒22兆次計算，並且能透過媒體引擎對應硬體加速等級的H.264、HEVC、ProRes、ProRes RAW等檔案格式運算。 相比市面上以10核心設計的桌機處理器，蘋果強調M1 Ultra可降低65%電功耗，相比16核心設計的處理器則可在相同瓦數提升最高90%，最高約可精簡100W電力損耗，而相較市面最普遍使用的GPU更僅需三分之一電力運作，相比最高階的GPU更可降低200W電力損耗，蘋果更強調M1 ...

相關消息指稱，蘋果將在今年公布換上Apple Silicon處理器的新款Mac Pro，藉此完成先前預告以兩年時間捨棄使用Intel處理器的規劃。 從2020年預告將以兩年時間從Intel處理器全面過度至Arm架構設計的Apple Silicon處理器，藉此讓Mac產品線在軟硬體實現更高自主架構設計，蘋果至今已經針對入門款MacBook Air、MacBook Pro、Mac mini，以及iMac機種換上M1處理器，並且在去年推出採用M1 Pro與M1 Max處理器，同時換上全新外型設計的全新14吋與16吋MacBook Pro。 而從目前消息來看，蘋果預期會在今年內公布新款Mac Pro機種，其中預期會採用導入MCM多晶片封裝技術的高效能Apple Silicon處理器，可能會採多組M1 Max處理器的組合提高運算效能，藉此對應Mac Pro機種專業工作站運算需求。 以MCM多晶片封裝技術的高效能Apple Silicon處理器，有可能區分至少具備20組處理核心，以及64組顯示核心的M1 Max Duo，並且對應最高達128GB的系統記憶體，而M1 Max Quadro則預期至少具備40組處理核心，以及128組顯示核心，系統記憶體則有可能擴展至最高256GB規格。 但在近期說法中，蘋果更可能在春季發表會公布換上M2處理器的新款MacBook Air，以及換上14吋螢幕與全新機身設計，並且同樣採用M2處理器的MacBook Pro，因此預計在今年內推出的Mac Pro所採用處理器，或許也可能會直接以M2處理器為基礎，並且建構更多核心設計的高效能處理器。

在此次加速資料中心線上新品發表會中，AMD揭曉以MCM多晶片封裝設計，並且區分OAM (OCP加速器模組)及PCIe兩種形式，更能配合Infinity Hub連接設置，配合AMD旗下第三代EPYC伺服器處理器加快數據中心運算效率。另外，AMD也確定透過台積電的3D Chiplet封裝技術，將3D V-Cache垂直快取記憶體帶到代號「Milan-X」的第三代EPYC伺服器。 ▲Instinct MI200系列GPU 在此次發表活動中，AMD執行長蘇姿丰強調，目前全球絕大多數的前500強業者均選擇使用EPYC伺服器處理器作為運算，同時也宣布目前更名為Meta的Facebook，目前也加入使用EPYC伺服器處理器行列，而SAP旗下HANA Cloud服務也同樣以EPYC伺服器處理器驅動。 ▲代號「Milan-X」的第三代EPYC伺服器 整合3D V-Cache垂直快取記憶體的第三代EPYC伺服器 今年3月中對外揭曉代號「Milan」、採Zen 3架構設計的第三代EPYC伺服器具體細節，並且在今年以線上形式舉辦的Computex 2021期間，展示以台積電3D Chiplet封裝技術的特別設計Ryzen 5900X處理器，藉由整合3D V-Cache垂直快取記憶體，藉此提升更高運算效率之後，AMD進一步將此項設計應用在代號「Milan-X」的第三代EPYC伺服器，相比先前揭曉版本能在L3快取記憶體容量增加3倍，總快取記憶體容量可增加至804MB，核心數量則可達64組，並且採用SP3腳位設計。 ▲整合3D V-Cache垂直快取記憶體的第三代EPYC伺服器 ▲以台積電3D Chiplet封裝技術整合3D V-Cache垂直快取記憶體 ▲相比先前揭曉版本能在L3快取記憶體容量增加3倍，總快取記憶體容量可增加至804MB，核心數量則可達64組，並且採用SP3腳位設計 依照AMD說明提升運算效能的第三代EPYC伺服器，將對應特定環境分析、結構分析、電路設計自動化與流體動態變化計算等需求，同時相較競爭對手Intel所提供同級Xeon處理器，約可帶來33%以上運算效能提升。此外，AMD更強調結合3D V-Cache垂直快取記憶體設計，將能在運算過程節省約66%工時。 而在運算相容部分，AMD也說明結合3D V-Cache垂直快取記憶體的第三代EPYC伺服器，已經高度對應ALTAIR、Ansys、cadence、西門子、synopsys旗下軟體，分別可應用在自動化、醫藥工程、金融、能源、地球科學、生命科學、製造、碰撞模擬、流體模擬、資料預測、結構分析、爆炸模擬、設計驗證等。 在此次發表活動上，AMD更透露微軟將成為首波採用代號「Milan-X」的第三代EPYC伺服器應用客戶，預計用在旗下Azure雲端服務平台，藉此加快諸如模擬運算等運作效率，並且將對外開放企業進行預覽。至於代號「Milan-X」的第三代EPYC伺服器實際進入市場時間，AMD表示將會安排在明年第一季。 Instinct ...

在Turing顯示架構之後的Ampère顯示架構可能選在明年揭曉之餘，相關消息透露NVIDIA接下來計畫以Hopper作為後續顯示架構代稱。 其實在NVIDIA先前對外販售的T恤中，就已經透露接下來預計採用的各個科學家名字代稱，包含目前推行的Turing顯示架構，以及可能明年推出的Ampère顯示架構，而近期傳出的Hopper也預期會是NVIDIA接下來準備推出顯示架構代稱。 Hopper顯示架構是以美國電腦科學家Grace Hopper為稱，而Grace Hopper過去曾在二次世界大戰期間，針對美國海軍開發的Mark I火力控制電腦進行編程，並且建立世界第一個機器語言編譯團隊，同時也讓COBOL成為世界最早，同時也是目前使用時間最長的高階電腦編成語言之一。 因此在Hopper顯示架構中，NVIDIA預期會採用多組GPU封裝設計，透過多晶片模組 (MCM,Multi Chip Module)封裝模式，將原本單一晶片設計的GPU拆分為多個模組，藉此改善晶片製程技術下探時所伴隨量率問題，同時也能讓生產效率提昇，並且帶來更高多工與運算資源分配效能，另外也能減少資料處理過程取用CPU運算資源比例。 另外，從NVIDIA稍早提出MAGNUM IO (萬用IO)設計，讓多組GPU彼此溝通、資料運算效率提昇，預期在Hopper顯示架構也會看見此類應用，讓封裝內的多組GPU能以更高效率溝通，並且完成數據運算處理。 目前還無法確認NVIDIA預期何時對外公布Hopper顯示架構資訊，但預期會等到Ampère顯示架構對外揭曉後，才會有進一步的消息確認。