在今日 (8/30)展開的台積電技術論壇中，台積電總裁魏哲家說明目前5nm製程已經進入第三年量產階段，總計生產超過200萬片12吋晶圓，同時也透露3nm製程將在今年下半年量產，並且維持採用鰭式場效應晶體管 (FinFET)架構設計，但在2nm製程則會改用奈米片電晶體 (nanosheet)設計，預計在2025年開始量產。
在先前說明中，2nm製程相比3nm製程可在相同功耗下提高10-15%執行效能，而在相同效能下則可降低25-30%功耗。
而2nm製程技術採用奈米片電晶體 (Nanosheet)設計，將取代過往使用多年的鰭式場效應晶體管 (FinFET)設計，同時也能結合Chiplet小晶片設計方案，分別可對應行動裝置運算，以及高效能運算處理器設計需求。
在今年下半年投入量產3nm製程技術，將整合新版FINLEX架構，同樣可讓設計者能以更多彈性打造晶片，例如對應超高效能運算，或是著重功耗表現，以及在兩者之間取得平衡。而台積電預期3nm製程應用時間將會拉長，藉此滿足更多市場使用需求。
對於競爭對手三星近期已經率先進入3nm製程量產，魏哲家強調台積電依然維持穩定、一致性的生產量能，同時絕對不會設計自有產品，因此不會像競爭對手除了提供代工生產服務，本身也生產自有處理器等製程技術應用產品。
依照台積電的立場，強調僅會以自身製程技術協助客戶完成生產半導體產品，並且強調將持續與聯發科等業者合作。
目前包含聯發科、AMD、NVIDIA、Qualcomm等晶片業者持續與台積電維持深度合作，蘋果也是台積電長期合作客戶，但由於3nm製程技術進入量產時程受影響，因此造成即將用於iPhone 14系列的A16 Bionic處理器仍會以5nm製程改良的4nm製程生產。
